Practica 2

. . . . . .

Cristian Miguel Jimenez
Mecatrónica
ITLA
La Caleta, Boca chica
2024-0712@itla.edu.do

Resumen - Este documento describe la segunda práctica, la cual se enfoca en los circuitos secuenciales. Se destaca que estos circuitos son cruciales en la electrónica digital porque tienen la capacidad de almacenar y procesar información de forma secuencial, siendo esenciales para numerosos dispositivos y sistemas digitales.

Summary - This document describes the second practice, which focuses on sequential circuits. It emphasizes that these circuits are crucial in digital electronics because they have the ability to store and process information sequentially, making them essential for numerous digital devices and systems.

I. Introducción.

La segunda práctica de este documento aborda el estudio de los circuitos secuenciales, fundamentales en la electrónica digital. A diferencia de los circuitos combinacionales, cuyas salidas dependen únicamente de las entradas presentes, los circuitos secuenciales cuentan con memoria. Esto implica que su funcionamiento no solo se determina por las señales actuales, sino también por los estados previos y la secuencia de eventos que ha experimentado el sistema.

Marco Teórico.

A. **Fundamentos de la lógica secuencial: Entender cómo los circuitos son capaces de almacenar información de estados anteriores, a diferencia de los circuitos combinacionales, que dependen únicamente de las entradas presentes**.

B. Flip-Flops: Analizar en detalle los distintos tipos de flip-flops, entre ellos:
RS (Set-Reset): El más sencillo, con entradas destinadas a establecer o reiniciar su estado.
D (Data o retardo): Guarda el valor presente en su entrada de datos cuando es activado, siendo fundamental en la implementación de registros.
JK: Considerado un flip-flop universal, ya que puede emular el comportamiento de los tipos RS y D, además de incorporar una función de conmutación (toggle).
T (Toggle): Cambia de estado cada vez que recibe una señal de reloj, por lo que es ampliamente utilizado en contadores.

C. Diagramas y tablas de estados: Son herramientas utilizadas para el análisis y diseño de circuitos secuenciales más complejos. Permiten representar cómo el sistema evoluciona entre distintos estados lógicos en función de las entradas y del estado actual.

I) Primer ejercicio

Realizar un contador que pase por los estado 0,1,2,3,4,5,6,7,8,9,8,7,6,5,4,3,2,1, el mismo debe tener un botón que permita iniciar el circuito y otro que pueda resetear el circuito (no Dipswitch), Usar flip Flop tipo D y luego Tipo JK para realizarlo, hacer un análisis de similitudes y diferencias cuando se usa el tipo D y cuando se utiliza el JK.

Tabla de verdad y de estados

PRESENTE				X	FUTURO			
A	B	C	D		A	B	C	D
0	0	0	0	0	1	1	0	0
0	0	0	0	1	1	1	1	x
0	0	0	1	0	0	0	0	0
0	0	0	1	1	0	0	0	x
0	0	1	0	0	0	1	1	0
0	0	1	0	1	0	1	x	0
0	0	1	1	0	0	0	1	0
0	0	1	1	1	0	0	1	0
0	1	0	0	0	1	1	0	0
0	1	0	0	1	1	1	x	0
0	1	0	1	0	0	0	0	0
0	1	0	1	1	1	1	1	x
0	1	1	0	0	1	0	1	0
0	1	1	0	1	0	0	1	0
0	1	1	1	0	0	0	0	0
0	1	1	1	1	0	0	0	0
1	0	0	0	0	x	0	0	1
1	0	0	0	1	1	1	1	x
1	0	0	1	0	0	1	0	1
1	0	0	1	1	1	1	0	0

Para cumplir con los requisitos del ejercicio, se añadió un flip-flop extra junto con algunas compuertas lógicas. El propósito de esto fue cambiar la operación del circuito: cuando la cuenta binaria alcanzara el valor de "9", la lógica de salida pasaría de nivel alto (high) a nivel bajo (low). A partir de ese momento, el circuito iniciaría una cuenta regresiva. Una vez que la cuenta regresiva llegara a cero, el sistema se reiniciaría automáticamente utilizando una compuerta AND de cuatro entradas conectada a las salidas negadas de cada flip-flop.

flip flop(D) 5 Variables :

A	B	DA
0	1	1
0	0	0
0	0	0
0	0	0
0	0	0
0	0	0
0	0	0
0	0	0
0	0	0
0	0	0
0	0	0
0	0	0
0	0	0
0	0	0
0	0	0
0	0	1
1	0	0
1	1	1
1	1	1
1	0	0

B	B	BB
0	0	0
0	0	0
0	0	0
0	0	0
0	0	0
0	0	0
0	0	0
0	1	1
1	0	0
1	1	1
1	1	1
1	1	1
1	1	1
1	1	1
1	1	1
1	0	0
0	1	1
0	0	0
0	0	0
0	0	0

C	C	DC
0	0	0
0	0	0
0	0	0
0	1	1
1	0	0
1	1	1
1	1	1
1	0	0
0	1	1
0	0	0
0	0	0
0	1	1
1	0	0
1	1	1
1	1	1
1	0	0
0	1	1
0	0	0
0	0	0
0	0	0

D	D	DD
0	1	1
0	1	1
1	0	0
1	0	0
0	1	1
0	1	1
1	0	0
1	0	0
0	1	1
0	1	1
1	0	0
1	0	0
0	1	1
0	1	1
1	0	0
1	0	0
0	1	1
0	1	1
1	0	0
1	0	0

Kmaps FF (D)

A = 0	DA			
BC / DE	00	01	11	10
00	1	0	0	0
01	0	0	0	0
11	0	0	1	0
10	0	0	0	0

A'B'C'E' + BCDE + AD'E + ADE'

A = 0	DB			
BC / DE	00	01	11	10
00	0	0	0	0
01	0	0	1	0
11	1	1	0	1
10	0	1	1	1

ECUACIÓN SIMPLIFICADA

B'CDE + AD'E' + BD'E + BC'D + BCE'

A = 1	DA			
BC / DE	00	01	11	10
00	0	1	0	1
01	X	X	X	X
11	X	X	X	X
10	X	X	X	X

A = 1	DB			
BC / DE	00	01	11	10
00	1	0	0	0
01	X	X	X	X
11	X	X	0	X
10	X	X	X	X

A = 0	DC			
BC / DE	00	01	11	10
00	0	0	1	0
01	0	1	0	1
11	0	1	0	1
10	1	0	1	0

EXPRESIÓN BOOLEANA

BC'D'E' + A'C'DE + AD'E' + CD'E + CDE'

A = 0	DD			
BC / DE	00	01	11	10
00	1	1	0	0
01	1	1	0	0
11	1	1	0	0
10	1	1	0	0

EXPRESIÓN BOOLEANA

B'C'D' + A'B'CD' + A'BD'E' + A'BD'E

A = 1	DC			
BC / DE	00	01	11	10
00	1	0	0	0
01	X	X	X	X
11	X	X	0	X
10	X	X	X	X

A = 1	DD			
BC / DE	00	01	11	10
00	1	1	0	0
01	X	X	X	X
11	X	X	0	X
10	X	X	X	X

FF (JK)

A	A	JA	KA
0	1	1	X
0	0	0	X
0	0	0	X
0	0	0	X
0	0	0	X
0	0	0	X
0	0	0	X
0	0	0	X
0	0	0	X
0	0	0	X
0	0	0	X
0	0	0	X
0	0	0	X
0	0	0	X
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0
1	1	X	0
1	0	X	1

B	B	JB	KB
0	0	0	X
0	0	0	X
0	0	0	X
0	0	0	X
0	0	0	X
0	0	0	X
0	0	0	X
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0
1	1	X	0
1	1	X	0
1	1	X	0
1	1	X	0
1	0	X	1
0	1	1	X
0	0	0	X
0	0	0	X
0	0	0	X

C	C	JC	KC
0	0	0	X
0	0	0	X
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0
1	1	X	0
1	0	X	1
0	1	1	X
0	0	0	X
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0
1	1	X	0
1	0	X	1
0	1	1	X
0	0	0	X
0	0	0	X
0	0	0	X

D	D	DD	DD
0	1	1	X
0	1	1	X
1	0	X	1
1	0	X	1
0	1	1	X
0	1	1	X
1	0	X	1
1	0	X	1
0	1	1	X
0	1	1	X
1	0	X	1
1	0	X	1
0	1	1	X
0	1	1	X
1	0	X	1
1	0	X	1
0	1	1	X
0	1	1	X
1	0	X	1
1	0	X	1

Kmaps FF(JK) 5 Variables

A = 0	JA			
BC / DE	00	01	11	10
00	1	0	0	0
01	0	0	0	0
11	0	0	1	0
10	0	0	0	0

$A'B'C'E' + A'BCDE$

A = 0	KA			
BC / DE	00	01	11	10
00	X	X	X	X
01	X	X	X	X
11	X	X	X	X
10	X	X	X	X

$B'C'D'E' + AB'C'DE$

A = 1	JA			
BC / DE	00	01	11	10
00	X	X	X	X
01	X	X	X	X
11	X	X	X	X
10	X	X	X	X

A = 1	KA			
BC / DE	00	01	11	10
00	1	0	1	0
01	X	X	X	X
11	X	X	X	X
10	X	X	X	X

A = 0	JB			
BC / DE	00	01	11	10
00	0	0	0	0
01	0	0	1	0
11	X	X	X	X
10	X	X	X	X

$A'B'CDE + AB'C'D'E'$

A = 0	KB			
BC / DE	00	01	11	10
00	X	X	X	X
01	X	X	X	X
11	0	0	1	0
10	1	0	0	0

$A'BC'D'E' + A'BCDE$

A = 1	JB			
BC / DE	00	01	11	10
00	1	0	0	0
01	X	X	X	X
11	X	X	X	X
10	X	X	X	X

A = 1	KB			
BC / DE	00	01	11	10
00	X	X	X	X
01	X	X	X	X
11	X	X	X	X
10	X	X	X	X

A = 0	JC			
BC / DE	00	01	11	10
00	0	0	1	0
01	X	X	X	X
11	X	X	X	X
10	1	0	1	0

$A'BC'D'E' + A'C'DE + AB'C'D'E'$

A = 0	KC			
BC / DE	00	01	11	10
00	X	X	X	X
01	1	0	1	0
11	1	0	1	0
10	X	X	X	X

$A'CD'E' + A'BCDE + A'B'CDE$

A = 1	JC			
BC / DE	00	01	11	10
00	1	0	0	0
01	X	X	X	X
11	X	X	X	X
10	X	X	X	X

A = 1	KC			
BC / DE	00	01	11	10
00	X	X	X	X
01	X	X	X	X
11	X	X	X	X
10	X	X	X	X

A = 0	JD			
BC / DE	00	01	11	10
00	1	1	X	X
01	1	1	X	X
11	1	1	X	X
10	1	1	X	X


$B'C'D' + A'B'D' + A'BD'E' + A'BD'E$


A = 1	JD			
BC / DE	00	01	11	10
00	1	1	X	X
01	X	X	X	X
11	X	X	X	X
10	X	X	X	X


Diagramas lógicos y de estados

`


FF D:









FF JK:




JA KA




JB KB



JC KC



JD KD



II - LABORATORIO
LOGICA SECUENCIAL

<u>PROBLEMA 1</u>

Diseñe un Contador del 0 al 9. Usar el FF JK

Para abordar la solución de este problema, el primer paso fundamental consistió en la creación de la tabla de estados, la cual fue elaborada meticulosamente siguiendo las indicaciones y transiciones que se visualizan en el diagrama de estados previamente definido.

Una vez establecida la lógica de los estados, el siguiente paso crucial fue la elaboración de las tablas de excitación para cada uno de los flip-flops involucrados en el diseño del circuito. Estas tablas son esenciales, ya que a partir de ellas se logra determinar las entradas requeridas

para que cada flip-flop alcance el siguiente estado deseado, lo que a su vez permite obtener las expresiones lógicas de las salidas del sistema. Finalmente, con toda esta información, se procedió a la construcción y simplificación mediante los mapas de Karnaugh (K-maps), un método gráfico que facilita la minimización de las funciones booleanas, optimizando así el diseño del circuito digital.

Tabla de Verdad y de Excitación.

AB / CX	JA			
	00	01	11	10
00	0	0	0	0
01	0	0	**1**	0
11	X	X	X	X
10	X	X	X	X

BCX

AB / CX	KA			
	00	01	11	10
00	X	X	X	X
01	X	X	X	X
11	X	X	X	X
10	0	X	X	X

AB / CX	JB			
	00	01	11	10
00	0	0	**1**	0
01	X	X	X	X
11	X	X	X	X
10	0	0	X	X

CX

AB / CX	KB			
	00	01	11	10
00	X	X	X	X
01	0	0	**1**	0
11	X	X	X	X
10	X	X	X	X

CX

AB / CX	JC			
	00	01	11	10
00	0	**1**	X	X
01	0	**1**	X	X
11	X	X	X	X
10	0	0	X	X

A'X


AB / CX	KC			
	00	01	11	10
00	X	X	**1**	0
01	X	X	**1**	0
11	X	X	X	X
10	X	X	X	X

X


AB / CX	JD			
	00	01	11	10
00	**1**	X	X	**1**
01	**1**	X	X	**1**
11	X	X	X	X
10	**1**	X	X	X


AB / CX	KD			
	00	01	11	10
00	X	**1**	**1**	X
01	X	**1**	**1**	X
11	X	X	X	X
10	X	0	X	X


Diagrama de estados




Diagramas Lógicos.









PROBLEMA 2

Un contador con la siguiente secuencia binaria: 0,1,3,2,6,4,5,7 y que se repita. Use Flip-Flops RS.

Tabla de Verdad y de Excitación.

PRESENTE			FUTURO		
A	B	C	A	B	C
0	0	0	0	0	1
0	0	1	0	1	1
0	1	0	1	1	0
0	1	1	0	1	0
1	0	0	1	0	1
1	0	1	1	1	1
1	1	0	1	0	0
1	1	1	0	0	0

SA	RA
0	X
0	X
1	0
0	X
X	0
X	0
X	0
0	1

SB	RB
0	X
1	0
X	0
X	0
0	X
1	0
0	1
0	1

SC	RC
1	0
1	0
0	X
0	1
1	0
X	0
0	X
0	1


SA				
A \ BC	00	01	11	10
0	0	0	0	1
1	X	X	0	X

SA = BC'

RA				
A \ BC	00	01	11	10
0	X	X	X	0
1	0	0	1	0

RA = BC

Diagramas Lógicos:



PROBLEMA 3

Un circuito secuencial tiene una entrada y una salida. El diagrama de estado se muestra abajo. Diseñe un circuito secuencial con FF tipo D.




Tabla de Verdad y de Excitación

PRESENTE			INPUT	FUTURO		
A	B	C	X	A	B	C
0	0	0	0	0	0	1
0	0	0	1	1	0	0
0	0	1	0	0	0	0
0	0	1	1	1	0	0
0	1	0	0	0	0	1
0	1	0	1	0	0	0
0	1	1	0	0	0	0
0	1	1	1	0	0	1
1	0	0	0	0	0	1
1	0	0	1	0	0	1

A	A	DA
0	1	0
0	0	1
0	0	0
0	0	1
0	0	0
0	0	0
0	0	0
0	0	0
0	0	0
0	0	0

B	B	DB
0	1	1
0	0	0
0	0	0
0	0	0
1	1	1
1	0	0
1	0	0
1	1	1
0	1	1
0	1	1


C	C	DC
0	1	1
0	0	0
1	1	1
1	0	0
0	0	0
0	0	0
1	1	1
1	0	0
0	0	0
0	1	1

K D				
AB / CX	00	01	11	10
00	0	1	1	0
01	0	0	0	0
11	X	X	X	X
10	0	0	X	X
C'X' + BCX + A				

D B				
AB / CX	00	01	11	10
00	1	0	0	0
01	1	0	1	0
11	X	X	X	X
10	1	1	X	X
C'X' + BCX + A				

D C				
AB / CX	00	01	11	10
00	1	0	0	1
01	0	0	0	1
11	X	X	X	X
10	0	1	X	X
CX' + A'B'X' + AX				


MULTISIM Diagrama Logico



III-) Un circuito secuencial tiene una entrada y una salida. El diagrama de estado se muestra abajo. Diseñe un circuito secuencial con:

(a) FF T


(b) FF RS



Para abordar la solución de este complejo problema de diseño digital, el proceso se inició de manera sistemática, construyendo minuciosamente la tabla de estados ; esta fue elaborada en estricta conformidad con las transiciones y comportamientos definidos en el diagrama de estados previamente establecidos, sirviendo como la hoja de ruta que describe cómo el sistema evoluciona de un estado a otro en función de sus entradas.

Una vez que la lógica de las transiciones de estado estuvo claramente definida, el siguiente paso crítico fue la generación de las tablas de excitación para cada uno de los flip-flops que conformarían el núcleo de nuestro circuito. Estas tablas son fundamentales, ya que nos permitieron determinar cuáles deben ser las entradas específicas (J, K, D, T, etc.) de cada flip-flop para inducir el cambio del estado actual al siguiente estado deseado.

Tabla de Verdad y de estados



ESTADO PRESENTE			INPUT	ESTADO FUTURO		
A	B	C	X	A	B	C
0	0	0	0	0	1	1
0	0	0	1	1	0	0
0	0	1	0	0	0	1
0	0	1	1	1	0	0
0	1	0	0	0	1	0
0	1	0	1	0	0	0
0	1	1	0	0	0	1
0	1	1	1	0	1	0
1	0	0	0	0	1	0
1	0	0	1	0	1	1
1	0	1	0			
1	0	1	1			
1	1	0	0			
1	1	0	1			
1	1	1	0			
1	1	1	1			

(a) FF RS

Kmaps FF RS

SA

AB \ CD	00	01	11	10
00	0	1	1	0
01	0	0	0	0
11	0	0	0	0
10	0	0	0	0

A'B'D

RA

AB \ CD	00	01	11	10
00	X	1	1	X
01	X	X	X	X
11	0	0	0	0
10	1	1	0	0

A'B'C'

SB

AB \ CD	00	01	11	10
00	1	0	0	0
01	X	0	X	0
11	0	0	0	0
10	1	1	0	0

AB'C' + A' C' D'

RB

AB \ CD	00	01	11	10
00	0	X	X	X
01	0	1	0	1
11	0	0	0	0
10	0	0	0	0

A'B'C + ACD'

SC

AB \ CD	00	01	11	10
00	1	0	0	X
01	0	0	0	X
11	0	0	0	0
10	0	1	0	0

A'B'D' + AB'C'D'

RC

AB \ CD	00	01	11	10
00	0	X	1	0
01	X	X	1	0
11	0	0	0	0
10	1	0	0	0


A'D

A	A	SA	RA
0	0	0	X
0	1	1	0
0	0	0	X
0	1	1	0
0	0	0	X
0	0	0	X
0	0	0	X
0	0	0	X
1	0	0	1
1	0	0	1

B	B	SB	RB
0	1	1	0
0	0	0	X
0	0	0	X
0	0	0	X
1	1	X	0
1	0	0	1
1	0	0	1
1	1	X	0
0	1	1	0
0	1	1	0

C	C	SC	RC
0	1	1	0
0	0	0	X
1	1	X	0
1	0	0	1
0	0	0	X
0	0	0	X
1	1	X	0
1	0	0	1
0	0	0	X
0	1	1	0

Diagrama logico FF RS



T A				
AB / CD	00	01	11	10
00	0	1	1	0
01	0	0	0	0
11	0	0	0	0
10	1	1	0	0
A'B'D + AB'C'				

T B				
AB / CD	00	01	11	10
00	1	0	0	0
01	0	1	0	1
11	0	0	0	0
10	1	1	0	0
A'BC'D + A'B'CD' + B'C'D' + AB'C'				

T C				
AB / CD	00	01	11	10
00	1	0	1	0
01	0	0	1	0
11	0	0	0	0
10	0	1	0	0
A'B'C'D' + AB'C'D' + A'CD				


(b) FF T

A	A	TA
0	0	0
0	1	1
0	0	0
0	1	1
0	0	0
0	0	0
0	0	0
0	0	0
1	0	1
1	0	1

B	B	TB
0	0	0
0	0	0
0	0	0
0	0	0
0	1	1
1	1	0
1	1	0
1	1	0
1	0	1
1	0	1


C	C	SC
0	1	1
0	0	0
1	1	0
1	0	1
0	0	0
0	0	0
1	1	0
1	0	1
0	0	0
0	1	1

Diagrama Logico FF T



2-) Un circuito secuencial tiene una entrada y una salida. El diagrama de estado se muestra abajo. Diseñe un circuito secuencial con:

(a) FF RS



Para abordar la solución de este complejo problema de diseño digital, el proceso se inició de manera sistemática, construyendo minuciosamente la tabla de estados ; esta fue elaborada en estricta conformidad con las transiciones y comportamientos definidos en el diagrama de estados previamente establecidos

sirviendo como la hoja de ruta que describe cómo el sistema evoluciona de un estado a otro en función de sus entradas. Una vez que la lógica de las transiciones de estado estuvo claramente definida, el siguiente paso crítico fue la generación de las tablas de excitación para cada uno de los flip-flops que conformarían el núcleo de nuestro circuito.

PRESENTE			X	FUTURO		
A	B	C	x	A	B	C
0	0	0	0	0	0	1
0	0	0	1	0	1	0
0	0	1	0	0	0	1
0	0	1	1	0	1	0
0	1	0	0	0	1	1
0	1	0	1	1	0	0
0	1	1	0	0	0	1
0	1	1	1	1	0	0
1	0	0	0	1	0	1
1	0	0	1	1	0	0
1	0	1	0	0	0	1
1	0	1	1	1	0	0
1	1	0	0	1	1	1
1	1	0	1	1	0	0
1	1	1	0	0	0	1
1	1	1	1	1	0	0

A	A	SA	RA
0	0	0	X
0	0	0	X
0	0	0	X
0	0	0	X
0	0	0	X
0	1	1	0
0	0	0	X
0	1	1	0
1	1	X	0
1	1	X	0
1	0	0	1
1	1	X	0
1	1	X	0
1	1	X	0
1	0	0	1
1	1	X	0

B	B	SB	RB
0	0	0	X
0	1	1	0
0	0	0	X
0	1	1	0
1	1	X	0
1	0	0	1
1	0	0	1
1	0	0	1
0	0	0	X
0	0	0	X
0	0	0	X
0	0	0	X
1	1	X	0
1	0	0	1
1	0	0	1
1	0	0	1

C	C	SC	RC
0	1	1	0
0	0	0	X
1	1	X	0
1	0	0	1
0	1	1	0
0	0	0	X
1	1	X	0
1	0	0	1
0	1	1	0
0	0	0	X
1	1	X	0
1	0	0	1
0	1	1	0
0	0	0	X
1	1	X	0
1	0	0	1

S A				
AB / CD	00	01	11	10
00	0	0	0	0
01	0	1	1	0
11	X	X	X	0
10	X	X	X	0
A'BC'D + A'BCD				


R A				
AB / CD	00	01	11	10
00	0	0	0	0
01	0	1	1	0
11	X	X	X	0
10	X	X	X	0
A'BC'D + A'BCD				

S B				
AB / CD	00	01	11	10
00	0	1	1	0
01	X	0	0	0
11	X	0	0	0
10	0	0	0	0
A'B'C'D + A'B'CD				

R B				
AB / CD	00	01	11	10
00	X	0	0	0
01	0	1	1	1
11	0	1	1	1
10	X	0	0	0
BC'D + A'BC + ABC				

S C				
AB / CD	00	01	11	10
00	1	0	0	X
01	1	0	0	X
11	1	0	0	X
10	1	0	0	X
A'B'CD + BCD + ACD				

Diagrama Logico




IV- Ejercicio 1.

Utilizando un multiplexor con A y B como entradas de control, obtenga la función F para la siguiente tabla de verdad.

A	B	C	F
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	0

A \ BC	00	01	11	10
0	0	1	0	1
1	0	0	0	1

Multisim



Este circuito digital está diseñado para producir una única salida F, tomando como base tres entradas iniciales: A, B y C. Su funcionamiento se basa en la interacción de tres tipos de compuertas lógicas: NOT, AND y OR. El proceso comienza invirtiendo cada una de las señales de entrada (A, B y C) mediante compuertas NOT, lo que resulta en sus versiones negadas (A', B' y C'). Estas señales negadas son entonces procesadas por varias compuertas AND.

Específicamente, una sección del circuito una la negación de A (A') con la negación de C (C'). Otra sección, por su parte, combina la negación de B (B') con la señal original C, y el producto de esta operación se fusiona a su vez con la entrada original A. Finalmente, los resultados obtenidos de estas dos operaciones con compuertas AND son enviados a una compuerta OR, cuya función es unirlos para generar la señal de salida definitiva, F. La expresión booleana que describe la lógica de este circuito es F = A'·C' + A·B'·C.

Código en verilog

```
module mux4a1 (
    input wire A, B,
    input wire D0, D1, D2, D3,
    output wire Y
);

wire nA, nB ;
not U_NOTA (nA, A) ;
not U_NOTB (nB, B) ;

wire term1, term2, term3, term4 ;
and U_AND0(term1, D0, nA, nB) ;
and U_AND1(term2, D1, nA, B) ;
and U_AND2(term3, D2, A, nB) ;
and U_AND3(term4, D3, A, B) ;

or U_OR(Y, term1, term2, term3, term4) ;

endmodule
```

```
module ejercicio1 (
    input wire A, B, C,
    output wire F
) ;

//Negacion de la C
wire nC ;
not U_NOT(nC, C) ;

mux4a1 U_MUX (
    .A (A), .B (B),
    .D0 (C), .D1 (nC), .D2 (1'b0), .D3 (nC),
    .Y (F)
) ;

endmodule
```

Ejercicio 2

Implementar la siguiente función mediante un multiplexor de tres entradas de control

$$F(A,B,C,D) = \sum_{m}(2,3,4,7,9,10,11,15)$$

Tabla de verdad

M	A	B	C	D	F
0	0	0	0	0	0
1	0	0	0	1	0
2	0	0	1	0	1
3	0	0	1	1	1
4	0	1	0	0	1
5	0	1	0	1	0
6	0	1	1	0	0
7	0	1	1	1	1
8	1	0	0	0	0
9	1	0	0	1	1
10	1	0	1	0	1
11	1	0	1	1	1
12	1	1	0	0	0
13	1	1	0	1	0
14	1	1	1	0	0
15	1	1	1	1	1


Tabla de verdad para definir que debe tener cada entrada del mux

A	B	C	F
0	0	0	0
0	0	1	D
0	1	0	1
0	1	1	D
1	0	0	D'
1	0	1	0
1	1	0	1
1	1	1	0

AB \ CD	00	01	11	10
00	0	0	1	1
01	0	0	1	0
11	0	0	1	0
10	0	1	1	1

B'C'+CD+AB'D+A'BC'D'

DIAGRAMA LOGICO



Este diseño electrónico corresponde a un multiplexor de 8 a 1 implementado únicamente con compuertas lógicas básicas. Su funcionamiento se basa en el uso de las señales A, B y C como líneas de selección, las cuales son invertidas para obtener también sus respectivos complementos.

Cada una de las ocho combinaciones posibles de estas señales de control habilita de manera exclusiva una compuerta AND. Dichas compuertas reciben diferentes entradas de datos, que pueden ser constantes (0 o 1) o variables lógicas como D y su complemento D'.

En consecuencia, solo una de las rutas de entrada se activa en cada momento, según la combinación presente en A, B y C. Finalmente, las salidas de todas las compuertas AND se integran mediante una compuerta OR, produciendo la salida final del multiplexor.

Código en verilog

```
module problema2(
 input A, B, C,
output F
 );

wire e[50:0];

 not not02(e[0], A);
not not03(e[1], B);
not not04(e[2], C);

 and and02(e[4], e[0], e[1]);
nd and03(e[5], e[4], e[2]);
 and and04(e[6], 1'b0, e[3]);

and and05(e[7], e[0], e[1]);
 and and06(e[8], e[7], C);
 and and07(e[9], D, e[8]);

 and and08(e[10], e[0], B);
 and and09(e[11], e[10], e[2]);
 and and10(e[12], 1'b0, e[11]);

 and and11(e[13], e[0], B);
 and and12(e[14], e[13], C);
 and and13(e[15], D, e[14]);

 and and14(e[16], A, e[1]);
 and and15(e[17], e[16], e[2]);
 and and16(e[18], 1'b0, e[17]);

 and and17(e[19], A, e[1]);
 and and18(e[20], e[19], C);
 and and19(e[21], D', e[20]);

 and and20(e[22], A, B);
 and and21(e[23], e[22], e[2]);
 and and22(e[24], 1'b0, e[23]);

 and and23(e[25], A, B);
 and and24(e[26], e[25], C);
 and and25(e[27], D, e[26]);

 or or01(e[28], e[3], e[5]);
 or or02(e[29], e[6], e[8]);
 or or03(e[30], e[9], e[11]);
 or or04(e[31], e[24], e[27]);

 or or05(e[32], e[29], e[30]);
 or or06(e[33], e[20], e[31]);

or or07(F, e[32], e[33]);

endmodule
```


Ejercicio 3.

Diseñe una unidad aritmética lógica que realiza las operaciones NAND, NOR, AND y OR entre dos bits (C y D). La operación se indica con otros dos bits (A y B). Utilice las variables A y B como entradas de control del multiplexor.

Tabla de verdad:

ST	A	B	C	D	NAND	NOR	AND	OR
0	0	0	0	0	1	1	0	0
1	0	0	0	1	1	0	0	1
2	0	0	1	0	1	0	0	1
3	0	0	1	1	0	0	1	1
4	0	1	0	0	1	1	0	0
5	0	1	0	1	1	0	0	1
6	0	1	1	0	1	0	0	1
7	0	1	1	1	0	0	1	1
8	1	0	0	0	1	1	0	0
9	1	0	0	1	1	0	0	1
10	1	0	1	0	1	0	0	1
11	1	0	1	1	0	0	1	1
12	1	1	0	0	1	1	0	0
13	1	1	0	1	1	0	0	1
14	1	1	1	0	1	0	0	1
15	1	1	1	1	0	0	1	1

Diagrama lógico



Este diseño electrónico corresponde a una unidad aritmético-lógica (ALU) básica, capaz de realizar cuatro tipos distintos de operaciones lógicas a partir de sus entradas.

Ejercicio 4

Mediante un multiplexor de tres entradas de control implementar la siguiente función:

$$F(A,B,C,D) = ABCD + A\overline{B}CD + AB\overline{C}D + A\overline{B}\,\overline{C}D + \overline{A}\overline{B}CD + \overline{A}\overline{B}\,\overline{C}D)$$

Tabla de verdad

ABC'D+AB'C'D+ AB'C'D' + ABCD'+

A	B	C	D	F (SALIDA)
0	0	0	0	0
0	0	0	1	0
0	0	1	0	1
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	1
1	0	1	0	1
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	1
1	1	1	1	1


ABCD

Este documento incluye una tabla de verdad diseñada para analizar el comportamiento de la función F(A, B, C, D), resaltando visualmente (mediante colores) los casos en los que la salida F toma el valor de 1.

La función se activa, o resulta verdadera, únicamente en cinco combinaciones específicas de entrada, conocidas como minterminos. Estas configuraciones representan los únicos escenarios en los que se cumplen las condiciones lógicas definidas por la función original.

Para garantizar la exactitud del diseño, cada término lógico fue cuidadosamente verificado dentro de la tabla de verdad, evaluando cada bit de manera detallada y confirmando así la correcta implementación de la función.

Diagrama lógico



Problema:

Realizar un circuito teóricamente un portón digital con estados

FF Tipo D




Tabla de Excitación del Flip-Flop D:

Q(T)	Q(T+1)	D
0	0	0
0	1	1
1	0	0
1	1	1

Regla simple: D siempre es igual a Q(t+1)

ESTADO	Q(T)		ENTRADAS						Q(T+1)		SALIDAS	
	Q1	Q0	S	A	C	D	LS1	LS2	D1	D0	M	L
REPOSO	0	0	X	0	0	0	X	X	0	0	0	0
REPOSO	0	0	X	1	0	0	0	0	0	1	1	1
REPOSO	0	0	0	0	1	0	0	0	1	0	1	0
REPOSO	0	0	X	X	X	1	X	X	1	1	0	0
ABIERTO	0	1	X	X	0	X	0	1	0	1	0	1
ABIERTO	0	1	0	X	1	0	0	0	1	0	1	0
ABIERTO	0	1	X	X	X	1	X	X	1	1	0	0
CERRADO	1	0	X	1	0	0	0	0	0	1	1	1
CERRADO	1	0	X	X	0	X	1	0	1	0	0	0
CERRADO	1	0	X	X	X	1	X	X	1	1	0	0
MANUAL	1	1	X	X	X	0	X	X	0	0	0	0
MANUAL	1	1	X	X	X	1	X	X	1	1	0	0

D1 y D0 son las entradas de tus dos flip-flops:

D1 controla el flip-flop que maneja **Q1** (bit más significativo)

D0 controla el flip-flop que maneja **Q0** (bit menos significativo)

Las columnas D1 y D0 en la tabla de excitación representan qué valores debes poner en las entradas de los flip-flops para lograr la transición deseada.

Para el Flip-Flop tipo D siempre es igual al próximo estado Q(t+1). Las ecuaciones se obtienen analizando en qué casos D1=1 y D0=1, escribiendo la expresión booleana que satisface todos esos casos.

Ecuaciones de Excitación (Flip-Flop D):

D1 = Q1'·Q0'·C·S' + Q1'·Q0·C·S' + Q1·Q0'·A' + Q1·Q0·D + D

D0 = Q1'·Q0'·A + Q1'·Q0·C'·LS2 + Q1·Q0'·A + Q1·Q0·D

Motor = (Q1'·Q0'·A) + (Q1'·Q0·C·S') + (Q1·Q0'·A)

LED = (Q1'·Q0'·A) + (Q1'·Q0) + (Q1·Q0'·A)

FF Tipo JK:

Tabla de Excitación JK (Referencia)

El Flip-Flop JK tiene dos entradas de control:

J (Jump): Para activar/poner en 1

K (Kill): Para desactivar/poner en 0

Q(T)	Q(T+1)	J	K
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0

1- X representa "don't care" (no importa el valor)

2- Se necesitan 2 flip-flops JK para representar los 4 estados (Q1 Q0)

3- Los valores de J y K se calculan según la tabla de excitación del flip-flop JK

4- Las entradas XXX1XX indican activación del modo MANUAL

ESTADO	Q(T)		ENTRADA						Q(T+1)		ENTRADAS DEL JK				SALIDAS	
	Q1	Q0	S	A	C	D	LS1	LS2	Q1	Q0	J1	K1	J0	K0	M	L
REPOSO	0	0	X	0	0	0	X	X	0	0	0	X	0	X	0	0
REPOSO	0	0	X	1	0	0	0	0	0	1	0	X	1	X	1	1
REPOSO	0	0	0	0	1	0	0	0	1	0	1	X	0	X	1	0
REPOSO	0	0	X	X	X	1	X	X	1	1	1	X	1	X	0	0
ABIERTO	0	1	X	X	0	X	0	1	0	1	0	X	X	0	0	1
ABIERTO	0	1	0	X	1	0	0	0	1	0	1	X	X	1	1	0
ABIERTO	0	1	X	X	X	1	X	X	1	1	1	X	X	0	0	0
CERRADO	1	0	X	1	0	0	0	0	0	1	X	1	1	X	1	1
CERRADO	1	0	X	X	0	X	1	0	1	0	X	0	0	X	0	0
CERRADO	1	0	X	X	X	1	X	X	1	1	X	0	1	X	0	0
MANUAL	1	1	X	X	X	0	X	X	0	0	X	1	X	1	0	0
MANUAL	1	1	X	X	X	1	X	X	1	1	X	0	X	0	0	0

Proceso de Cálculo de esta tabla

Identificar la transición Miras el estado actual y el próximo estado de cada bit (Q1 y Q0) , entonces Aplicar la tabla de excitación Para cada bit, buscas en la tabla qué valores de J y K necesitas , después Asignar valores

Escribes los valores de J1, K1, J0, K0 .

Funciones booleanas

Para los Flip-Flops JK:

J1 = Q1'·(Q0'·A + Q0'·S'·LS1'·LS2' + Q0'·D + Q0·S'·A + Q0·D)
K1 = Q1·A'·D'·(Q0'·LS1'·LS2' + Q0)
J0 = Q0'·(Q1'·A·LS1'·LS2' + Q1'·D + Q1·A'·D'·LS1'·LS2' + Q1·D)
K0 = Q0·(Q1'·S'·A·LS1'·LS2' + Q1·A'·D')

Para las Salidas:
Motor = LS1'·LS2'·(Q1'·Q0'·A + Q1'·Q0'·S' + Q1'·Q0·S'·A + Q1·Q0'·A'·D')
LED = Q1'·Q0'·A·LS1'·LS2' + Q0·LS1'·LS2·(Q1'·A'·D' + Q1·A'·D')

Conclusión

Esta experiencia práctica ha sido fundamental para fortalecer mi comprensión sobre los circuitos secuenciales. Al desarrollar los problemas propuestos por el profesor, logré profundizar en el funcionamiento y las aplicaciones de los contadores basados en flip-flops síncronos.
La resolución de cada ejercicio me permitió entender con mayor claridad la interacción entre estos componentes y su gran versatilidad dentro de la electrónica digital. Considero que esta etapa de aprendizaje ha sido clave para consolidar mis habilidades tanto en el diseño como en el análisis de sistemas secuenciales, estableciendo una base sólida para enfrentar proyectos futuros de mayor complejidad.

PD.

(Después de todo este proceso, solo puedo concluir que el verdadero experimento no fue el de los circuitos secuenciales, sino comprobar cuántas horas puede sobrevivir una persona sin dormir, cuántos niveles de estrés puede soportar sin colapsar, y cómo, en algún punto del análisis, casi me convenzo de que restaurar Constantinopla era una idea completamente razonable.)